

Problema Ciclos medios por referencia, CPI y rendimiento

Hemos simulado la ejecución ciclo a ciclo de un programa en un MIPS similar al de clase, con detenciones en riesgos de datos y control, pero en el que **los accesos a memoria cuestan siempre 2 ciclos**. En esas condiciones, el CPI base que hemos obtenido ha sido **CPI_b=3.5**.

A continuación, queremos determinar qué configuraciones de cache (tamaño) serían convenientes para programas similares, sin tener que simular el procesador entero ciclo a ciclo de nuevo. Para eso nos aprovechamos de otro simulador muy simple y rápido que sólo simula la memoria cache.

En un procesador segmentado en orden, simulando sólo la memoria cache (aproximación muy sencilla) en lugar de todo el procesador, se tiene una idea muy aproximada del rendimiento (CPI real) incluso si no tenemos el CPI base: los fallos en cache y tiempos de acceso a memoria principal tienen un impacto mucho mayor que las detenciones por riesgos de datos o de control, siempre que no suponga grandes diferencias en el T_c, porque un fallo en cache puede suponer detenciones de centenares de ciclos. Si tienes curiosidad, un simulador de código libre que hace esto es Dinero IV.

La simulación con una cache unificada de 32 KB de correspondencia directa y tamaño de bloque **32 B** ha arrojado estos resultados:

Metrics	Total	Instr.	Data	Read	Write
CPU memory references	10e6	700000	300000	250000	50000
Cache misses	15000	7000	8000	2000	6000

Es decir, se han ejecutado 700.000 instrucciones, de las cuales 300.000 han accedido a MD: 250.000 eran Id y 50.000 sw. Estos accesos han generado 7.000 fallos en MI, 2000 fallos de lectura y 6000 de escritura en MD.

En este programa, la CPU demanda **4 bytes** en cada acceso a memoria (sea instrucción, lectura de dato o escritura de dato). El **tiempo de acceso** lo hemos calculado usando el programa CACTI para una tecnología dada. La frecuencia del procesador es de **2 GHz**. El acierto se realiza en un ciclo. Los tipos de fallo que aparecen en esta cache y sus penalizaciones en ns son los siguientes:

Tipo de fallo	Siglas fallo	Penalización (en ns)	Ciclos de penalización (rellenar):
Fallo en búsqueda de instrucción (Tp.fi)	fi	21.6 primera palabra 6.6 resto de palabras	Cp.fi =
Fallo en lectura de dato (lw) (Tp.fld)	fl	41.2 primera palabra 9.7 resto de palabras	Cp.fld =
Fallo en escritura de dato (sw) (Tp.fsw)	fs	Tp.fld + 33.3	Cp.fsw =

Ten en cuenta que el total de fallos en la cache es **#f = #fi + #fl + #fs**

El total de referencias (= demandas = accesos) de CPU a memoria es: **R = I + #ld + #sw**

1. Calcula los ciclos efectivos (ciclos medios por referencia a memoria, C_{ef}). Primero indica la fórmula **utilizando las siglas que hemos indicado**, teniendo en cuenta las tres penalizaciones posibles y después haz los cálculos:

$C_{ef} =$

2. Calcula el valor del CPI real. De nuevo, escribe primero la fórmula que vas a usar. Recuerda que **$CPI_b = 3.5$**

$CPI_{real} =$

3. Traslada los valores de la simulación a la expresión anterior y calcula el **tiempo en milisegundos** que tardaría en ejecutarse la traza del experimento con la jerarquía de memoria descrita.

$T_{ex} (ms) =$